PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-138203

(43) Date of publication of application: 26.08.1982

(51)Int.Cl.

H03B 1/00 H03H 17/00

(21)Application number: 56-023970

(22)Date of filing:

20.02.1981

(71)Applicant : NEC CORP


(72)Inventor: MARUTA RIKIO

(54) DIGITAL OSCILLATOR

(57)Abstract:

PURPOSE: To achieve oscillation at a frequency irrespective of a sampling frequency by adding a function of generating a control numeral in accordance with a phase difference between the output of a digital oscillator and a reference input, and varying the oscillation frequency by it.

CONSTITUTION: A digital oscillator 30 inputs a sampling clock signal via a terminal 31 and a control numeral indicating an oscillation frequency through a terminal 32, and at a terminal 33, a digital sampled value sequence appears as its oscillation output. Then, one-sample delaying circuits 34 and 35 delay an input sampled value by a one-sampling-clock period by said sampling clock signal. A multiplier 36 multiplies a data sample by a coefficient sample. In the figure, 37 is an adder and 38 is a nonlinear transfer circuit.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁 (JP)

◎公開特許公報(A)

① 特 許 出 願 公 開

昭57—138203

Dint. Cl.³H 03 B 1/00H 03 H 17/00

識別記号

庁内整理番号 6964—5 J 8124—5 J ❸公開 昭和57年(1982)8月26日

発明の数 4 審査請求 未請求

(全 7 頁)

◎ディジタル発振器

②特 顧 昭56-23970

②出 願 昭56(1981) 2 月20日

②発 明 者 丸田力男

東京都港区芝五丁目33番1号日

本電気株式会社内

勿出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

四代 理 人 弁理士 内原晋

明 緞 書

発明の名称 ディジタル発療器

特許請求の範囲

1. 2次の名伝達機数を有する帰還形ディジタルフィルタによるディジタル・サンプリング修系列を発生するディジタル発振器において、前記フィルタの出力信号レベルが一定値以下のときには前記2次の名伝達関数が2平面の単位円外に確を有し、また出力信号レベルが前記一定値を聴えるときには前記2次の2伝達関数が2平面の単位円内に確を有するように前記2次の2伝達関数を変える便能を帰還回路内に附加するととによって実現したことを特徴とするディジタル発展器。

2. 2次の名伝達脳数を有する端端形ディジタルフィルタによるディジタル・サンプリング値系列を発生するディジタル発振器において、前記フィルタの出力値号レベルが一定値以下のときには前記2次の名伝達段数が2平面の単位円外に概を有

し、また出力信号レベルが前記一定値を越えると きには前記2次の名伝達奥数が名平面の単位円内 に載を有するように前記2次の名伝達奥数を変え る機能を帰還回路内に附加するとともに帰還回路 中の信号がすべて零のとき非零の信号を強制的に 帰還ループ内に注入する機能を追加したことを特 徴とするディジタル発振器。

発掘手段の発振局拡数が変わるように構成し、前 記基準入力に同期したディジタル正弦旋サンブル 低系列を出力することを特徴とするディジタル発 振器。

4. 2次の2伝達陶数を有する帰還形ディジタル フィルタによるディジタル・サンプリング値系列 を発生するディジタル発振器において、前記フィ ルタの出力推号レベルが一定値以下のときには前 記2次の2伝達輿数が2平面の単位円外に値を有 ・し、また出力信号レベルが前記一定値を越えっと きには前記2次の2伝達関数が2平面の単位円内 に権を有するように謝記2次の2伝递拠数を変え る機能を構造回路内に附加することによって実現 したディジタル発展手数と、帰還回路中の信号が すべて零のとき非零の信号を強制的に帰還ループ 内に注入する機能と、酸ディジタル発援手段出力 の位相と外部から供給される基準入力の位相を比 **獣し位相差に応じた制御教催を発生する機能を**加 え、前記制御数値によって前配ディジタル発振手 **殴の発提関数数が変わるように構成し、前記基準**

の値をROMC入れておき、サンブルクロックで「「U、」で統出するのとし、1サンブルクロック関のアドレス増分を口とすると出力は ジ (NT) [Hy]の正弦波のディジタル・サンブル値系列となる。この方法はNが比較的小さいとき往実用的であるがNが大きくなると ROMの 構成が経済的でなくなる。またこの方式では、サンブルクロックと両期関係にない正弦波の発生はできない。

第1図はROMによらずディジタル演算により正弦波のディジタル・サンブル候業列を発生する方法を説明するための固路図である。この回路は2次のと伝達機数を希達路にもつ帰還(無回)形ディジタルフィルタで、加算器1及び6、1サンプル選続四路2及び3、さらに乗算器4及び5から成る。この回路の入力及び出力の2変換をそれぞれX凶、Y囚とすると、入力から出力迄の2伝達関数は四合Y囚/X囚は次式で与えられることが知られている。但し乗算器4及び5の係数はそれぞれ-b1、-b2であるとずる。

 $H(Z) = \frac{1}{1 + b_1 Z^{-1} + b_2 Z^{-2}}$

入力に関期したディジタル正弦放サンプル値系列 を出力することを特徴とするディジタル発掘器。

発明の詳細な説明

本発明は発展器、特に正弦波のディジャル・サ ンプル値系列を発生するディジタル発振器に関する。

16 要換器を用いずに複接正弦波のディジタル・サンプル値系列を得たい場合が多々ある。これは 16 変換に伴なう重の増加、程度の劣化を防ぐと 共に、ディジタル処理による経済化、小形化が可能であるためである。

正弦被のディジタル・サンフル値条列を直接得る簡単な方法としてはROM(紙出等用メモリ)に正弦波の一周期分のサンプル値を全て格熱しておき、この内容を顧吹練返し読出す方法がある。ROMの総出しを著地版に1ステップづつでなくn(正整数)番地おきに行なえばn倍の周波数のディジタル・サンプル値条列が得られる。1周期の正数数をN(正整数)等分した角変に対する正弦複数

$$=\frac{\mathbf{Z}^2}{\mathbf{Z}^2 + \mathbf{b} \cdot \mathbf{Z} + \mathbf{b} \cdot \mathbf{z}} \tag{1}$$

式(1)の分母の2次式の模下:、「2は

$$\gamma_{1,2} = -\frac{b_1}{2} \pm \sqrt{\frac{b_1^2}{4} - b_2}$$
 (2)

であり、 $bi^2/4+b^2<0$ のときには Y^1 と Y^2 は $Y^1=Ye^{\int_0^0 \cdot Y^2=Ye^{-\int_0^0} \cdot \xi}$ という複素数になる。 但し、 $Y=b^2$ $\int_0^0 \cdot \xi = \cos^{-1} \left(-b^2/2b^2\right)$ である。 この Y^1 と Y^2 を用いて日内をあらわすと(3)式が得られる。

等数する正弦波が得られる。 b2 = 1 で極が了変 単位円上にあるときには同一振戦の正弦振動が延 続することになる。なお、この場合、インパルス を入力するとしたが、インパルスを加えなくとも 髪初のスタート時点において1サンプル選延回路 2 と 3 の一方もしくは両方に非常のサンブルが入っていると正弦振動を開始する。したがって、2 平面の単位円上に種を配置した2 次の帰避が行って ジタルフィルタを用いれば正弦波光振が得られそ の発振園波数は乗業器4の係数一b1 の偏によって 変えることができる。係数一b1を一2か6+2を 変えると発振周波数は10 Cから1/20 (出z) 返変 化する。

しかしながら、上述の発振器においては、発振出力の振幅が初期値により、また何一初期値の場合でも発展局被数によって異なるため常に一定機幅で自動的に発振すること。 使用跳始時に適当な初期値を設定することによって一定機能の発振を行なわせても途中で何らかのじょう乱や係数の設定変更が行なわれると発振出力の振幅

を有するように出力信号レベルに応じて前配2次 の2伝達関数を切換える機能を附加して得られる。

更に本発明によるディジタル発掘器は前記採取 によるディジタル発振器に、さらに帰還回路中の 信号がすべて零のとき非零の信号を強制的に帰還 ループ内に住人する機能を附加して得られる。

更に本発明によるディジタル発振器は前記いずれか構成によるディジタル発振器に、該ディジタル発振器に、該ディジタル発振器は力の位相と外部から供給される基準人力の位相を比較し位相差に応じて早調増加らしくは単開減少する制御数値を発生する機能を加え、さらに該制御数値によって前記ディジタル発振器の発振周波数を変える機能を附加して得られる。

次に本発明について図面を用いて詳細に説明する。

部3図は本発明によるディジタル発掘器の第1 および第2の実施例を説明するためのブロック図 である。第1の実施例としてディジタル発掘器30 は囃子31を通じてサンブルクロック値号、端子 32を通じて発振闘波数を指示する制御数値を与 が変化してしまう。本発明の目的は従来のディジ タル発掘器のこのような欠点を終いた初期の発掘 出力振幅の大小及び動作中のじょう乱の有無に拘 わらず常に安定な発振出力振幅が得られるディジ タル発掘器を提供することにある。

本希明の他の目的は必ずしもサンプル無故数と 同期関係にない周波数での発症が可能なディジタ ル発振器を提供することにある。

本希等の別の目的は多數処理やLSI化による程 例化、小形化、低無力化の可能なディジタル発展 器を提供することにある。

本発明のさらに別の目的はアナログ回路では実 規関難な超低局数領域での発振も安定に行なえる ディジタル発展器を提供することにある。

本発明によるディジタル発振器は、2次の名伝 起興数を有する帰還形ディジタルフィルタにおいて出力信号レベル那一定値以下のときには前配2次の名伝遊艇数が2平面の単位円外に極を超えるときには前配2次の名伝遊艇数が2平面の単位円内に極

えられ、端子33に発掘出力として正弦波のディジタルサンプル値系列を出力するもので、1サンプル選延回路34、35、乗算器36、加算器37、非直線伝達回路38を用いて構成されている。第2の実施例では上記の構成要素に全等信号検出回路39がさらに加わる。

まず全等信号検出回路39を除いた第1の実施例評職構成及び動作について説明する。1サンプル選種回路34及び35は選子31を通じて与えられるサンブルクロック値号によって入力サンブルクロック値号によって入力サンブルクロック値過速させるものでレジスタICを用いて構成できる。美質器36はアータサンプルと保護サンプルの教育を行ったできる。例えば16ビット×16ビットの並列乗項用1.C等が市販されているのでそれらを用いればよい。 如算器37も市販の例えば4ビット2進加算に対するの要とでするもので後述のように例えば第5箇の経成で実現できる。

第4圏において①は入力をギャ出力を少とするとショーズの直縁であり入力の極性が反転されることを示している。非直縁伝達回路38がもし第4箇①の直線伝達特性をもつときは、第3図の構成は前述の第1型のディジタルフィルタにおいて入力を6、b2を1とした基合と原理的に等価である。すなわち、このときにはこの回路は2平面の単位円上に値を有するので、1サンプル選組は路34及び35内の初期値と乗其器36に与えられた保数値によって定まる開設数と振幅の止弦振動を行なう。

本発明においては全て非複数伝達回路 3 8 が第 4 図②の如き非直接入出力特性を有することを特 徴とする。第 4 図②は入力z が $-z_{\rm m}$ $< z_{\rm m}$ $< z_{\rm$

すなわち、本発明によれば初期値の大小、関数数の如何にようずまた途中何らかのじょう乱があっても時間の経過後には必ず回路によって定する一定の持続振動が得られるので、信頼度の高いディジタル発振器が提供できる。但しまサンブル経経の発掘をはない。しかしこのような確率に促めて小さい。例えばまサンブルぞこのである。ときに低めて小さい。例えばまサンブルぞこのである。なりとの定すれば0.5 16 × 0.5 16 = 0.5 22 キイ×10 -6にすぎず、より長いビットの場合にはきらに小さな値となって実用上間遅ないと考えられる。

本発明の第2の実施例はいかに小さな確率であっても発展しない場合があってはならないときに用いるのに適したディジタル発振器を提供するものである。全等信号検出関路39を含めた部3階が第2の実施例である。乗算続36または1サンブル選延回路34の出力と1サンブル選延回路35の出力の全ビットが*0*であることを全等信号検

越えるととになる。いいかえれば第1個のブロッ ク盛における[bs]が1以上となる。すなわち、非 直線伝差回路38の利得(1+8m)を加算器37 の入力側に移してみれば bi と bi がそれぞれ (1 + aı) 佑されることになる。 このときる平面に おける区伝達機数の雑は単位円外にあることにな る。したがって第3数の回路で生する初期援助が ス_m以下の最響であっても、時間と共に挺耀が増 加しついにはだmに進するようになる。 信号(絶 対値)がドッで越えると非確線伝達通路38のゲ インが(エータエ)になり、等価的に bì と b 2 が (1-82) 倍される。 このとき 2 平面における 2.伝递関数の種は単位円内にある。それ故境大し てまた正弦撮跡は今度は感覚を受けるようになる。。 したがってこの回路における正弦症動は激衰動作 と増展物作の力の均衡点で持続振動を続けること 、になる。初期援助がZmを越える場合においても同 様にある時間経過後には一定張幅の持続提動が得 られる。 31 及び32 の値を十分とれば振觴の変動 祉、遂等は実用上問題のない能選におさえられる。

出回路 3 9 において検出すると加算器 3 7 の最下位キャリー入力端子に 1 を入力する。全等信号検出國路 3 9 は NOR回路により実現できる。加算器 3 7 の最下位キャリー入力は通常 0 が与えられるが帰還ループ内に信号がないときのみ 1 が 与えられることになる。この結果発展が開始され、張幅増大を受け定常値に達することができる。一旦発振動作が始まると全帯信号検出回路 3 9 の出力は 0 でとなり以後何ら発振出力に影響を与えない。

次に非直線伝達回路 3 8 の実現方法を第 5 図及び第 6 図のブロック図により説明する。非直線伝達回路 3 8 は入力端子 5 0 から出力選子 5 9 迄の入出力特性が第 4 図のようになるもので経転比較器 5 1 ,5 2 、スケーリング回路 6 3 、加減算器 5 4、極性反転器 5 5 及び U R 回路 5 6 から構成できる。非直線性を決める削速の 3 1,3 2 は 3 1 = 3 2 に送ばれるものと仮定している。スケーリング 回路 5 3 は入力をぶとすると 2 0 で良つ 2 のべき、すなわち 2 - 5 で良つ 2 2 の概数

表示の並列信号であれば、第6回の結骸で実現で きる。第6回では入力60の値を2⁻¹ 倍して出力 6.1にそのスケーリング結果を得ている。

第5図において端子50に入力信号だが与えられると提載比較終51ではだが λ_m 以上か否か、提幅比較器52では λ_m でかるかの判定を行なう。 λ_m の範囲内にあるか否かを示す。加波算器54では入力だと入力だがスケーリングされた信号が、の間の加速算を行なう。 λ_m の範囲内にあることを示しているときには加速算器54は λ_m 0ときには λ_m 0ときには λ_m 0ときには λ_m 0ときには λ_m 0ときには λ_m 0。を作反転回路55では λ_m 0。を一 λ_m 0ときには λ_m 0。を一 λ_m 0ときには λ_m 0。を一 λ_m 0。を一 λ_m 0。を一 λ_m 0。に変換する。

次に第7國のブロック國を用いて本ி的による ディジタル発振器の第3の実施例について許鄙に 説明する。第7國における30番合の参照数字は 全て第3國の該当数字と同一であることを示す。 第7個は第1あるいは第2の実施例によるディジ

ディジタル発振器30の発振船放数を制御する制 御数値となる。この制御数値は端子32を通じて 発振器30内の乗算器38の係数となる。機子74 に与えられるパイアス値はループフィルタフェか ら与えられる制御数値が零のときの発振器30の 発掘関数数を任意に数定するためのもので、パイ アス=0(したがって加箕器?2を省略も可)の ときの発振機波数は(4 T)「Hoとなる。バイア スを与えると共にループフィルタ出力の可変範囲 を選当に設定することによって、パイアスで決る 魔故数のまわりのある範囲内で基準入力への追随 が可能になる。したがって裏7図の構成により、 もし発振出力頻波数が岩準入力圏波数と異なって いると、その淵波数差を最小にするようにフィー ドバック制御が行なわれ船局発掘出力は密準入力 周波数化ロックする。

以上時職に説明したように本ி明第1~第3の 実施例によれば全ディジタル的にしかも HOM等の 大容量メモリを用いずに正疑彼のディジタルサン ブル能系列を発生することができる。また第3の

タル発振機30の発振関数数を端子78を返じて 外部から与えられる基準信号の撥旋数に引込ませ る機能を実現する。発子33に与えられる発提出 力と端子73だ与えられる差準人力との位相比較 が位相比較幾70において行なわれる。位相比較 器70は何えば2入力の積を計算する条質器によ り実現できる。この位相比較器70の出力は高麗 並成分を含むが、次にループフィルタで1により その高周旋成分は除去され、ループフィルタで1 の出力には発掘出力と整準入力の位相差に応じた 数値が得られる。ループフィルタ71は例えば2 伝送関数(1+0.2-1)-1を有する1次の帰還形 ディジタルフィルタによって実現できる。第7國 のループフィルタ71内のブロック図は加算器711、 張鶴関陽器 712、1サンプル連延回路 713、係数 乗算器 714 による 1 次船 髪形ディジタルフィル タを示している。 塩 製制製器 712は信号レベルを 一定の個、例えば土0.5に網路するリミッタである。 ループフィルタ71の出力は次に加算器?2にお いて、端子?4に与えられるバイアスと加算され、

実施例によれば発振函数数を外部基準信号にロックすることもできる。本発明は単に正弦数のディジタル発振器としてだけでなく関数数変調信号の 変調や復調に用いることもでき極めて有益である。

以上説明に用いた実施例は本発明の理解を容易 にするために特定の具体的実現手段を与えたにす ぎず、本発明の範囲を保定するものでない。


超面の簡単な説明


第1回は2次の2伝達実数を有する常域形ディジタルフィルタのプロック図を示し、参照数字1及び6は加算器、2及び3は1サンブル遅延回路、4及び5は乗算器である。第2回は2次帰還形ディジタルフィルタの2平面上における極さ等の位置を示す図である。第3回は本発明のディジタル発展の第1及び第2の実施例を示すためのプロック図であり、参照数字34及び35は1サンブル遅延回路、36は乗算器、37は加算器、38は非面線伝達回路、39は全等信号検出回路である。第4回は非面線伝達回路38の入力対出力の


特開昭57-138203(6)


関係を示す歯である。第5 医及び第6 関は非直線 伝達画路 3 6 の実現例を示すブロック圏である。 第7 関は本発明のディジタル発掘器の第3 実施例 を示すプロック圏で、参照数字 3 0 はディジタル 発掘器、7 0 は位相比較器、7 1 はループフィル タ、7 2 は加算器である。


代型人 弁理士 内 原











MSD 53 61 MSD LSD

第7回

